NANDフラッシュメモリでCBA構造を取った時のメリット・デメリットを考える

2023 10/06

2023年10月6日 2023年10月6日

みなさんこんにちは、このブログを書いている東急三崎口です。

この記事では、NANDフラッシュメモリでCBA構造を取った時のメリット・デメリットについて考えていきます。

玄人の方向けに書いているので、専門用語をバンバン使っているのはご了承ください。(最近キオクシアと解説記事が多かったので、技術にフォーカスした記事が書きたくなったんです。)

というわけで、本論に入っていきます。

各社の最先端品の構造を比較

CBA構造について考える前に、NANDメーカーの各社の最先端品の構造を比較していきます。

最先端品(執筆日の2023/10/5現在)の層数と構造を、発表日順に並べるとこうなります。

だいたい各社、230層前後の層数が最先端品となっています。(Kioxia/WD連合は少し層数が低めですが。)

各社の層数と構造のソースは、こちらのリンク先です。(Micron・SK Hynix・Samsung・Kioxia/WD)

最先端品の発表日に結構ずれが出ていますが、開発競争の進み具合に関してはここでは深く触れません。開発競争は、こちらの記事で解説しています。

構造に関しては、各社好き放題名前を付けてますね。とはいえ、Kioxia/WD連合と、Micron・SK Hynix・Samsungの3社の間は大きな違いがあります。

Kioxia/WD連合は、制御用のCMOSとセルを別々のウエハに形成してボンディングする方法(CBAと呼んでいます)を取っています。

一方、MIcron・SK Hynix・Samsungの3社は、制御用のCMOSとセルを同じウエハ上に形成して、かつ制御用のCMOSの上にセルが載った構造を取っています。3社の構造は大きな括りで見ると同じようなものですが、CMOSを主役に書くのか、セルを主役に書くのかによって名前が変わっています。名前が多いとわかりにくいので、この構造をCUAと呼ぶことにします。

最先端品のフラッシュメモリは構造によって分けると、Kioxia/WD連合が取るCBA構造と、Micron・SK Hynix・Samsungが取るCUA構造の2つに大きく分けられます。

積層数が増えると何が問題になるのか

そもそも、CBAとCUAの2つの構造がありますが、なぜCMOSをセルの下にわざわざ作らないといけないのかという話があります。

これは、簡単な話で3次元NANDフラッシュは積層数をどんどん増やしているので、セルとCMOSを別々の領域に作るとチップ面積が増えてしまうので、CMOSの上にセルを作って面積を減らしているだけです。

セルの積層数が増えるということは、積層数が増えた分だけ制御用のトランジスタの数が増えます。トランジスタの数が増えたら、1つ1つのトランジスタの面積が変わらなければ、増えた分だけトランジスタのために必要な面積が増えます。

NANDフラッシュメモリは、動作原理的にそれなりに高い電圧を掛けないといけないので、制御用のトランジスタの面積はなかなか縮小が難しいはずです。材料にシリコンを使う以上、耐圧を考えたらゲート長のシュリンクには限界があるはずです。

そうすると、積層数が増えれば増えるほど、制御用のCMOSの面積が広くなってしまいます。そのまま、制御用CMOSの面積を広げてしまうとチップ面積が増えて1枚のウエハから取れるチップ数が減ってしまうので、チップ面積を増やさずになんとかCMOSの居場所を確保する必要があります。

その結果、今まではCMOSとセルを別々の領域に作っていましたが、CMOSの上にセルを作ってやればCMOSが占める実効的な面積を減らせるだろうということで、CUA構造が導入されているはずです。つまり、チップ面積を増やさずに積層数を増やせる方法として、CUA構造が取られているわけです。

とはいっても、CMOSの上にセルを作るのは絵で描くのは簡単ですが、実際に作るのは大変なんでしょうけどね。。。

CBA構造を取るときのメリット・デメリット

CUA構造を取ることになる理由について、ここまで見てきました。218層品でCBA構造を採用したKioxia/WD連合も、1つ前の世代ではCUA構造を採用していました。

結果的にNANDフラッシュメーカーの中で、Kioxia/WD連合だけがCBA構造を採用しているわけですが、CBA構造のメリットとデメリットを考えてみます。

メリット

CBA構造を取るときのメリットは、大きく分けて2つあります。

【CBA構造のメリット】
・CMOSとセルの熱工程を分離できる
・チップ面積を縮小できる

CMOSとセルの熱工程を分離できることは、CBA構造を取ることでしか実現できない大きなメリットです。

一般的に、CMOSは形成後のプロセスで熱負荷が大きくなるほど性能は落ちます。一方、セルは熱を掛けた方が性能が上がります。CMOSとセルが同じウエハ上にあると、CMOSの性能向上とセルの性能向上はトレードオフの関係となります。

一方、CBA構造を取ることで、CMOSとセルが別ウエハになるので、双方の性能向上に対するトレードオフは無くなります。

また、CBA構造を取るということは、CMOSとセルを別ウエハに作りこんで貼り付けることになるので、物理的に別の面にCMOSとセルが載ります。つまり、チップ面積を縮小することができるわけです。

この2つが、CBA構造を取ったときに生まれるメリットです。

デメリット

次に、CBA構造を取った時のデメリットを考えます。

デメリットとしては、大きくこの2つが考えられます。

【CBA構造のデメリット】
・ウエハを2枚使うためコスト増となる
・ボンディングに失敗すると2枚分のロスになる

1つ目のデメリットは、単純に使うウエハが2枚になるのでコスト増になることです。

1つのチップを作るために使うウエハの数が倍になるので、単純にウエハ代は倍かかります。ウエハ代なんてチップの製造コストの全体から見ると、微々たるものでしょうが。

メリットと取るかデメリットと取るかは歩留まり次第ですが、CMOSとセルを分離して作ることになるので、どちらかの歩留まりが低いと歩留まりが低い方に足を引っ張られることになります。

逆に、CUA構造だとCMOSもセルも1枚のウエハの中で良品を作らないといけなかったものが、CBA構造を取ることでセルのみ・CMOSのみの良品ウエハ同士を貼り合わせれば良品が取れるので、メリットとなりうるかもしれません。CMOSのみ・セルのみで作った方が、1つのウエハを完成させるためのプロセスは短くなるからです。

ここがメリットとなるか、デメリットとなるのかは、実際の製造ラインの歩留まり次第でしょう。CUAとCBAで両方とも100%の歩留まりであれば、CUAの方がコスト的に有利ですが、実際どの程度の歩留まりが出ているのかは、各社の内部しかわからないので、何とも言えないところです。

2つ目の、ボンディングに失敗すると2枚分のロスになるのは、CBA特有です。

CMOSとセルを別々のウエハに作るので、2枚を貼り合わせるのに失敗するとそれぞれの良品ウエハをつぶしてしまうことになります。だからこそ、CBA構造を採用する場合にはボンディングの歩留まりはかなり高くないと、良品が取りにくくなるでしょうね。

仮に、CMOSとセルをそれぞれ月産1万枚作ったとして、CMOSとセルの歩留まりが100%だったとしても、ボンディングの歩留まりが99%なら100枚不良品が出ることになります。プロセス的に、ボンディングに失敗しても使いまわせるのであればいいんですが、そうでない場合ボンディングの歩留まりは劇的に効いてくるでしょう。

CBA構造のデメリットを2つ挙げましたが、どちらもコスト増につながる可能性が高いのがポイントです。

ウエハを2枚使うだけの価値が出せるのか

ここまで、CBA構造のメリット・デメリットについて考えてきました。

フラッシュメモリメーカーのうち、Kioxia/WD以外はまだCBA構造を使っていません。積層数としては、各社とも200層ちょっとです。つまり、Kioxia/WD以外は200層前後の積層数ではCBAを適用するのは尚早だと考えているわけです。

フラッシュメモリの開発競争は、今後も積層数を増やす方向であることは間違いありません。CBA構造を取るとコスト増になるので、コストの増加分が製品の価格に乗せられるくらいの容量(積層数)にならないと、CBA構造は取れないんでしょう。

ざっくりした計算だと、積層数が200層から400層になれば容量当たりに乗ってくるCMOS製造分の価格は半分になります。Kioxia/WD以外は200層レベルの積層数でCBAを入れても採算が合わないとすると、400層レベルまで積層数が増えれば導入される可能性は無くはないかもしれないですね。(結局、各社の製造工程でCMOSの占める割合がどの程度かにもよります。)

Kioxia/WD以外の会社でCBAが導入されるかどうかは、フラッシュメモリの容量増加に伴って容量当たりの単価を下げていく過程で、ウエハ2枚分使うコストをチップに積めるかどうかで決まってくるのではないかと思います。逆に、容量当たりの単価が下げられなければ、CBAを導入してウエハを2枚使うだけの「価値」は見いだせないような気がします。

消費者が求めているのは性能より価格か

半導体メモリメーカーは技術開発を続けていますが、最終的にフラッシュメモリを買うのは消費者です。

一消費者の目線でフラッシュメモリを買うときのことを考えてみます。例えば、通信速度が2倍で値段も2倍の製品と、通信速度1倍、値段も1倍の製品があったらどちらを選ぶでしょうか。(容量は同じだと仮定しています。)

容量が同じであれば、通信速度にこだわりがある場合を除くと安い方を選ぶのではないでしょうか。現実的に、フラッシュメモリは汎用メモリなので、どうしても速度が必要な場合を除いて、安い方が消費者の視点からするとありがたいはずです。

そうすると、技術的な難易度は置いておいて、消費者の観点から見ると性能向上よりも、容量当たりの値段(ギガバイトコスト)の方が重視されるわけです。この考え方をベースに置くと、コストが上がるのであれば現段階でCBAを導入するのは、次期尚早なんかもしれないと、私は考えています。(CBAを導入してトータルのコストが同等か下がるのであれば、話は別ですが。)

もちろん、技術的な難しさもあります。いくらコストが安いプロセスでも、モノが作れなかったら話にならないので、総合的に見てKioxia/WDはCBA構造を採用したんでしょうね。今後、他社と比較してコスト的にどうなるのかが一番キーになってくると思います。

今後の各社の判断に注目

CBA構造について、メリット・デメリットもメインに考えてきました。

まだCUA構造を使っている、Micron・SK Hynix・Samsungも、どこかのタイミングでCBA構造は導入せざるを得ないのではないかと思います。メモリの積層数が増えれば、それだけプロセスも複雑化しますし、CMOSがセルの熱負荷に耐えられなくなると、技術的な問題でCBAに移行せざるを得なくなります。

将来的には全社がCBA構造に移行するんだとは思いますが、どのタイミングでCBAを導入するのかが、各社の考え方の差として見えてきます。最先端品の性能にフォーカスしているのか、とにかくコスト重視なのか、他社の様子を見て決めるのかわかりませんが、考え方が見える面白いポイントだと思います。

次世代品の開発発表のタイミングで、各社がどんな構造を取るのか注目してみていきたいものです。