みなさんこんにちは、このブログを書いている東急三崎口です。
この記事では、先端ロジック半導体メーカーのロードマップから、ロジック半導体の未来を考えていきます。
FinFETから、GAA構造に移り変わる時期で、各社のプロセスノードの数字がマーケティング用の数字になっていて、なかなか比較が難しいですが、トレンドとしてどういう方向性に向かっていくのかを考えていきます。
半導体の先端ロジックは、先端技術の塊なので全てを語ることはできませんが、ある程度わかりやすく書いていきます。(厳密さに欠ける部分があると思いますが、ご容赦ください。明らかな間違いがあれば、コメントいただければ確認の上修正いたします。)
imecが出しているロードマップ
2023年現在、先端ロジック半導体を作っている会社は、TSMC・Samsung・Intelの3社に絞られています。
日本では、Rapidusが2nmプロセスの立ち上げを目指していますが、量産となるとまだ先の話になります。(日本人なので、Rapidusが2nmプロセスをスケジュール通り立ち上げられたとしたらどうなるかも、考えていきます。)
先端ロジック半導体を作っている各社のロードマップを見ていくわけですが、その前にベルギーの研究機関であるimecが出している先端CMOSの開発ロードマップを見てみましょう。
(画像はimecのHPから引用。引用URL:https://www.imec-int.com/en/articles/20-year-roadmap-tearing-down-walls)
このロードマップは、Xのpostとかでもよく見るものです。ソースをたどると、imecのHPにあります。
このロードマップの方向性としては、2010年代後半まではFinFETの縮小が続き、2020年代中盤からGAA構造を採用し始め、2030年代はCFET構造を取るでしょうというものです。
正直、2030年に先端ロジック半導体がどんな構造を取っているのかを、正確に予測することは困難です。ただ、GAA構造でどんどんチャネル領域を縮小して、チャネルに対するゲートの支配力を上げていく方向性にはるあるんだと思います。
とはいえ、CFETになるだろうと書かれている世界は、どうなっているのかよくわからないです。現時点で、明らかなのはFinFETからGAA構造への転換が起こることです。
また、トランジスタ自体の構造変化も重要ですが、最小の配線ピッチも縮小していく方向にあるのは、重要なポイントです。いくら単体のトランジスタ面積を縮小できたとしても、配線でつなげなければ回路として動作しないので、いかに細い配線をつなげていくのかも、技術的な難易度は上がりますが重要だといえます。
imecの出しているロードマップの方向性は、まとめるとこちらの2点です。
各社の現状
各社のロードマップに入る前に、現状をおさらいします。英語版のwikipediaの3nm processのページにわかりやすい表が載っています。(正確性がどこまで担保されているのかは別ですが、わかりやすさでは一番です。)
2023年後半時点で、製品として世の中に出ているのはTSMCのN3で、iPhone 15 Proに載っているようです。
ざっくり書くと、TSMCはFinFETで3nmプロセスを作り、SamsungはGAA構造で3nmプロセスを作り、IntelはFinFETで7nmプロセス(Intel 4)を作っているような状況です。
トランジスタの構造が変わっていく変遷期に、先端の世代を既存の構造の延長で作るのか、新構造を取り入れるのかは、各社判断が分かれるところです。とはいえ、製品として出すという意味では、TSMCが先頭を走っているのは間違いないようです。
先端ロジック半導体で、かつて開発の先端を走っていたIntelが3社の中で一番遅れているのは、隔世の感があります。現状、このような状況に見えます。(間違っていたら、教えてください。)
TSMC
最初に、TSMCのロードマップを簡単にまとめました。TSMCは、色々ノードがありますが、最先端品だけに絞って並べています。
N2までは、従来から発表されていました。N2ノードは、GAA構造を取り、2025年後半くらいが目途のようです。
また、先日のIEDMで1.4nmプロセス(A14)の開発も行われていることが、明らかになりました。
N2具体的な時期は明言されていませんが、N2ノードが出たあとなので2027-2028年くらいになるのではないかと、予測されています。
TSMCは、3nmプロセスまでFinFET構造を取っているので、量産品としてはN2の2nmプロセスで初めてGAA構造を取ることになります。技術的な難易度が上がりますが、多分作ってくるんだと思います。
TSMCがSamsungやIntelと違うのは、ファウンドリなので必ず顧客が存在することです。おそらく、Appleが将来的に発売予定の製品に向けて、技術開発を進めているんでしょう。
正直な感想を書くと、TSMCのロードマップは無理がない(技術的な難易度は高いが、実現不可能ではないという意味です)線に見えます。
Samsung
TSMCの次に紹介するのがSamsungです。
Samsungも色々製品ラインナップが書かれていますが、先端品だけに絞りました。
少しずれはあると思いますが、ざっくりこんな形です。
Samsungは、TSMCと違って3nmプロセスから、GAA構造を取っています。その分、3nmプロセスの歩留まりには苦戦しているようですが、2nmプロセスもGAA構造を取ります。つまり、2nmプロセスの立ち上げは相対的に難易度が下がると考えられます。(もちろん、技術的な難易度は高いですが、トランジスタ構造が変わることよりはましという話です。)
Samsung自体、TSMCから遅れていることを念頭に置いているようです。どちらかと言うと、3nmプロセスで遅れている分を、2nmプロセスの立ち上げで巻き返す目論見のように見えます。
逆に言うと、Samsungに先行しているのはTSMCしかいないので、先端ロジックの生産委託先がTSMCとSamsungの2択の状況が続けば、ファウンドリビジネスでシェアを広げられると考えているのでしょう。
TSMCの先端プロセスはAppleが押さえているので、TSMCと同等か少し遅れたタイミングでも先端品が作れれば、先端品を欲するファブレスメーカーの需要は取り込めるというのは、仮に2番手だったとしても有効な戦略ではないでしょうか。(Samsung自体はTSMCに先行したい気持ちは強いでしょうが、仮に2番手だったとしてもビジネス的には何とかなるんじゃないの？という私見です。)
Intel
3番目に紹介するのがIntelです。Intelの先端品のロードマップは、かなり攻めています。
線の引き方が、Manufacturing Readyのラインなので、製品が出るのは1年くらい後ろにずれるかもしれませんが、それを考えてもアグレッシブな線です。
現状、量産体制に入っているのは10nmのFinFETのプロセスです。そこから、1年スパンくらいで新プロセスを立ち上げ続けるような線の引き方になっています。
Intel曰はく、2025年にProcess leadershipを取ると意気込んだロードマップのようですが、他社と比べてかなり難しいように感じます。
難しい線に感じる理由は単純で、現状10nmプロセスまでしか立ち上げられていない状況(要は他社から遅れている)なのに、1年スパンで新しいプロセスを立ち上げ続けられる理由が見つからないということです。
もし、この線が実現できれば先端ロジック半導体はTSMC・Samsung・Intelが横に並ぶ時代が再来するでしょう。
しかしながら、ちょっとこの線は厳しいんじゃないかと感じてしまいます。数年遅れたとしても、各プロセスを立ち上げることができるのであれば、CPU向けのプロセッサのシェアを取ることは可能なのではないかと、個人的には思っています。
Rapidus
最後にRapidusについて考えてみます。Rapidusに関しては、量産立ち上げの明確な時期は明言されていないので、ざっくり引きました。
経産省の次世代半導体支援の資料から、引っ張ってきています。
Rapidusの場合他社と違って、まだ工場がありません。パイロットラインとして工場が立ち上がるのが、2025年前半くらいとされています。そこから、パイロットラインでのプロセス立ち上げを経て、2020年代後半に量産立ち上げをするようなスケジュールとなっています。
なので、量産がいつになるのかは、はっきりわかりません。量産云々以前に、パイロットラインで製造プロセスを立ち上げることの重要度の方が高いといえます。
2nmプロセスを製造できるプロセスが立ち上がったあと、2028~2029年くらいに2nm品の量産ができれば、Rapidusとしては万々歳なのではないかと個人的には感じています。
というのは、おそらく2028~2029年であっても、2nm品の量産ができる会社は、先行3社以外には無いと考えられます。もちろん、2nmプロセスを立ち上げたあとも継続した技術開発は必要ですが、世界で作れる会社が4社しか無ければ、取れるシェアは無いわけではないでしょう。
具体的にどうするのか？と聞かれると難しいところではありますが、2nm以降も技術開発を続けられる企業としてRapidusが存在することは、日本にとってもメリットは非常に大きいのではないかと考えています。(先端半導体は、技術開発から脱落したら二度と追いつけないことは歴史が証明していますし。)
会社間の比較の難しさ
ここまで、Rapidus含めた4社の先端開発のロードマップを見てきました。
正直、未来のことですし、正確に予測するのは難しいことを前提にして書いているので、どこまで正確かは私自身測りかねるところはあります。
特に、トランジスタがGAA構造になると(FinFETでもそうだったかもしれないですが)、プロセスノード名がただの商品名にしかならないので、会社間で構造や世代を比較するのが難しいです。他社の○○nm品に相当するのが、自社の△△nm品みたいな表現になってくるんですよね。
実際のチップとトランジスタ密度を比較しないと、正確に他社同士のチップの性能評価はできませんが、ロードマップに関しては未来のことを扱っているので、正確な比較はできません。(そういう評価は、実際にチップが出てきてから解析される方にお願いするしかないでしょう。)
とはいえ、各社の見ている方向性はわかりやすいと思います。3社を比べると、このような立ち位置なのではないかと感じました。
私たちユーザーの立場からすると、ギリギリ3社が存在する市場であるからこそ、競争が起こっているので、各社で先端プロセスを開発してくださっているエンジニアには、深く感謝せねばならないと思います。
まとめ
この記事では、先端ロジック半導体メーカーのロードマップから、ロジック半導体の未来を考えてみました。
なかなか、ロードマップを読み解くのは難しかったです。間違っている点があれば、教えていただけると助かります。
今回、参照した文献を参考文献に載せているので、もし興味がある方は読んでみてください。
参考文献
https://gigazine.net/news/20231212-semiconductor-2nm/
https://gigazine.net/news/20230509-samsung-surpass-tsmc/
https://www.anandtech.com/show/18854/-samsung-foundry-vows-to-surpass-tsmc-within-five-years
https://www.anandtech.com/show/18832/tsmc-outlines-2nm-plans-n2p-brings-backside-power-delivery-in-2026-n2x-added-to-roadmap
https://en.wikipedia.org/wiki/3_nm_process
https://www.xda-developers.com/intel-roadmap-2025-explainer/
https://www.meti.go.jp/policy/mono_info_service/joho/post5g/230425.pdf
https://news.mynavi.jp/techplus/article/20221228-2548260/
https://technews-tw.translate.goog/2023/12/14/tsmcs-1-4nm-process-will-be-named-a14/?_x_tr_sl=auto&_x_tr_tl=en&_x_tr_hl=en-US
https://www.imec-int.com/en/articles/20-year-roadmap-tearing-down-walls
https://gadget.phileweb.com/post-63573/
https://9to5mac.com/2023/12/14/tsmc-1-4nm-chips-a14/
このブログでは、半導体に関する記事を他にも書いています。半導体メモリ業界が中心ですが、興味がある記事があれば読んでみてください。
この記事はここまでです。最後まで読んでくださってありがとうございました。
コメント