2nmプロセスがなぜ難しいと言われるのかをわかりやすく解説～初心者向け～

みなさんこんにちは、このブログを書いている東急三崎口です。

この記事では、ラピダスが量産しようとしている2nmプロセスが難しいと言われる理由を、ざっくりわかりやすく解説していきます。

「2nmプロセス」と検索しても、半導体の専門家じゃないとわからないんじゃないかと思われる記事しか出てこなかったので、自分で書いて見ようと思って書き始めたわけです。

わかりやすさを重視しているので、細かい部分の厳密さは目をつぶっていただだけると幸いです。

この記事が好評だったら、専門家向けに細かい部分を議論する記事を書きたい思います。

2nmプロセスとは

そもそも、2nmプロセスと言われて、半導体のプロセスがある程度頭に思い描ける方は、専門家だと思います。

2nmプロセスは、ロジック半導体の最先端プロセス(2023年現在)を指す言葉です。半導体のプロセスは、○○nmと名前が付けられることが多いです。

昔のムーアの法則を引きずっている部分があるんだと思いますが、2nmプロセスはそれ以前(3nmより大きい数字の世代)と大きく変わる点があります。

3nmより大きい世代についてご存じない方は、こちらの記事を読んでみてください。

あわせて読みたい

半導体のプロセスノードでよく使われる○○nm世代の数字は何を意味しているのか みなさんこんにちは、このブログを書いている東急三崎口です。 この記事では、ロジック半導体のプロセスでよく言われる○○nm世代の意味について解説していきます。最近で...

22nmプロセスより前は、プレーナー型と言われるトランジスタの形をしていました。

プレーナー型は、はるか昔からトランジスタを作るために使われてきた形です。プレーナー型のトランジスタは、トランジスタの電流をオンオフするために使われるゲートの長さをひたすら短くすることで、性能向上を図ってきました。

しかし、ゲートの長さを短くするのが限界に達してしまい、22nmプロセスの次の14nmプロセスからは、FinFETと呼ばれる型のトランジスタに移行しました。

FinFETは、断面を見ると魚のヒレ(Fin)のように見えることから、FinFETと名付けられています。

FinFETが導入されてからは、しばらくFinFETを使って性能向上が図られてきました。FinFETは、Finの幅を縮めて高さを高くすると性能が上げられるので、しばらくFinを細く高くすることが行われてきました。

しかし、FinFETでももう限界というレベルまで達してしまったので、FinFETとは違う2nmプロセスに移行することになったわけです。

FinFETと何が違うのか

2nmプロセスは、FinFETと何が違うのかというと、Finではなくシリコンのシートに電流を流します。

何を言っているのかよくわからないですよね。簡単に書いた図がこちらです。

まず、FinFETの簡単な図を書くとこのようになります。

ソースからドレインに向かって電流が流れます。真ん中で細くなっているのがFinです。Finの部分を電流が流れるんですね。

Finの部分は、電流のオンオフを制御するゲートになっていて、Finの部分がシリコンでFinの外側に絶縁膜がついて、絶縁膜の外側に電極がついています。図の中では、ゲートの絶縁膜を紫色で示しています。

実際に電流が流れる時の模式図を、ドレイン側から見た図を書くとこのようになります。

ゲート電極に電圧をかけると、Finに電流が流れるようになります。(正確には、ゲートがオンになるように電圧をかけると、Finのシリコン表面に反転層が形成され、電流が流れるようになります。細かいことを言うとややこしくなるので、今回はゲートに電圧をかけるとFinに電流が流れるという書き方をしています。)

実際に電流が流れる部分を図の中では赤色で示しています。直感的に、Finを高くしていけば赤色の部分が増えて電流が流れやすくなるのがわかると思います。

FinFETでは、Finを高くすることで電流を稼ごうとしたわけです。

しかし、Finを無限に高くすることはできません。なぜなら、Finがちゃんと加工できて、直立してくれないとトランジスタとしての役割を果たさなくなってしまうからです。

例えば、Finをものすごい高く加工できたとしても、あとから倒れてしまったら「Fin」ではなくなってしまいます。
(半導体プロセスは非常に微細な加工をしていて、Finの高さや幅はnmオーダーです。)

というわけで、出てきたのが2nmプロセスです。

2nmプロセスの構造がどうなっているのか模式的に表したのがこちらの図です。

ややこしくなるので、ゲート絶縁膜とゲート電極の構造は省略していますが、雰囲気はこんな感じです。

ソースからドレインに向かって電流が流れるわけですが、従来の構造と違って、ゲートが薄いシートのようなものがいくつか重なった構造をしています。2nmプロセスでも、ゲートのシリコンの表面に電圧をかけることで、電流が流れるようになります。

この2nmプロセスの構造の断面をドレイン方向から見ると、このようになります。

この図では、絶縁膜とゲート電極を書き足しています。

こんな感じで、2nmプロセスのゲートは薄いシートのようなものがいくつか重なった構造になっています。

ゲートに電圧をかけて、電流を流すとこのようになります。

図中の赤い部分が、電流が流れる部分です。

お気づきの方もいらっしゃるかもしれませんが、2nmプロセスはシートを積み重ねれば積み重ねるほど、電流を流す部分を増やすことができるんです。かつては、ナノシート構造とかフォークシート構造とか呼ばれていた構造です。

FinFETとの違いを説明するだけで長くなってしまいましたが、やっとラピダスが導入しようとしているIBMのプロセスの写真にたどりつくことができます。

IBMの発表より引用

細かい部分は省きますが、IBMが発表した2nmプロセスで作ったトランジスタの断面写真です。

シート状のゲート部が並んでいるのが、おわかりいただけると思います。シートの部分は、シリコンで作られていて、その周りに高誘電率ゲート絶縁膜がついていて、外側をゲート電極がカバーしていることが、見受けられます。

この構造を、模式的に簡単に書き出したのが、2nmプロセスの説明に使った図です。

この断面写真を見るだけでも、色々な技術が詰め込まれていることがわかるんですが、細かいプロセスはわからない部分も多いので、とりあえず2nmプロセスはゲートがシートになっていて、シートがいくつか重なった構造になっていると理解してもらえればOKです。

2nmプロセスの難しいポイント3点

さて、ここからが本題です。ラピダスが導入予定の2nmプロセスが難しいと考えられる理由は、3つあります。

・シートの加工
・リプレイス
・周辺回路の形成

専門的な内容もありますが、1つずつ説明していきます。

シートの加工

1つ目の難しさは、シートの加工です。

ゲート部のシートは、厚さが10-20nm程度のシリコンが10nm間隔くらいで積み重ねられています。

2nmプロセスの解説の時には省きましたが、端的に言うと「どうやってこんな構造作るんだよ？？」って話です。

IBMの写真からだけではわかりませんが、少し論文を読んでみると、この構造を作るためにはSiとSiGe(シリコンゲルマニウム)の層を積み重ねてあとからSiGeを抜くという方法を取るようです。

「どうやってSiGeだけ抜くんだよ？」という話は、次のリプレイスのところで解説します。

そして、SiとSiGe層を作ったあと、シートを横と分断するための加工が入ります。

この加工も、難しそうです。というのは、50nm幅くらいの溝を数100nm掘らないといけないんです。

半導体プロセスを扱ったことが無い方からすると、よくわからないと思いますが、めちゃくちゃ大変です。

一か所だけ作ればいいのであれば話は別ですが、半導体プロセスでは300mmウエハの中にチップを作らないといけません。直径30cmのシリコンの板の上に、50nm幅の溝を無数に掘るわけです。

これを、すべてのトランジスタに対して行うので、相当精密な制御が必要になります。

溝を掘るだけでも、とても大変なんだと思ってもらえればOKです。

リプレイス

2つ目の難しさは、リプレイスです。

一般的には、リプレイスというと「取り替える」という意味で使うことが多いと思います。半導体プロセスでリプレイスと呼ぶ時には、もともとあった層や膜を抜く時に使われます。

「抜く」とはどういうことかというと、2つの違う膜があった時に、一方の膜はエッチングされるけど、もう一方の膜はエッチングされない薬液などを使って、抜きたい膜や層を取り除くことを言います。

例えば、シリコンとSiO2の2つの膜から一方を抜きたいとします。この時、SiO2を抜きたい時には、フッ化水素酸を使うとSiO2だけ抜くことができます。その理由は、シリコンはフッ化水素酸にはほとんど溶けませんが、SiO2はフッ化水素酸に溶けるので、フッ化水素酸の中に入れておけば、SiO2のみを取り除くことができます。

フッ化水素酸は、通称フッ酸と呼ばれています。毒物であり、人体に触れると骨が侵される非常に危険な薬品なので、絶対使わないように気を付けてください。(半導体に関わる人以外はほとんど目に触れることはないと思いますが。)

このように、膜の種類をうまく使い分けることで、層を抜くことができるようになります。抜きたい膜と、抜きたくない膜のエッチング比率を、選択比といいます。つまり、選択比が無限大であれば一番良いわけです。(逆に1だと全然ダメです。)

本題に戻ると、SiとSiGeはある薬品(ガスエッチングかもしれないですが)に対して選択比が取れるので、SiGeを後から抜くつもりでSiと重ねておくことで、Siのシート構造を作っているようです。

周辺回路の形成

3つ目が、周辺回路の形成です。

これは、少し専門的な話になってしまいます。IBMの写真のような2nmプロセスのトランジスタは、非常にゲート絶縁膜が薄く、シート同士の距離が短いので、掛ける電圧を低くしないといけません。(高い電圧をかけると、電圧に耐えられずトランジスタ自体が破壊してしまいます。)

しかし、2nmプロセスを使ったチップを作ろうとすると、外部から受ける電圧は、規格で決まっているので規格の電圧を受ける必要があります。

そうすると、2nmプロセスよりも高い電圧を扱えるトランジスタを同じ基板上に作る必要があります。

つまり、2nmプロセスを使ったトランジスタと同じチップ上に、FinFETやプレーナー型のトランジスタを作らないといけないわけです。

これが、非常に難しいんじゃないかと思います。トランジスタを形成するうえで、熱がかかる工程や絶縁膜の特性を維持したまま、2nmプロセス・FinFET・プレーナー型トランジスタを作りこんでいくのは至難の業になるはずです。

実際にどんなトランジスタを使うかは、チップの回路設計次第ですが、2nmプロセスのトランジスタだけですべての回路を作ることは難しいでしょうから、少なくともFinFETとの両立は必要になるのではないかと思います。

FinFETと2nmプロセスのトランジスタは、形も違いますし作るためのプロセスも違います。

そうすると、両方のトランジスタの性能を確保したうえで、1つのチップ上に両方のトランジスタを作りこんでいかないといけないと思うと、かなり難しいでしょうし、FinFETやプレーナー型トランジスタを作るときのノウハウが必要になるポイントでしょう。

試作と量産は別物

さて、ここまで2nmプロセスの難しいポイントを3つ解説しました。

IBMの断面写真は、1点モノであったとしても「開発に成功」といえるので、研究・開発の段階では問題ないです。

しかし、あの構造で製品を量産すると考えると恐ろしくなります。

というのは、あのサイズのトランジスタは直径300mmのシリコンウエハ上に一体いくつあるんだ？という話になるからです。

数nmレベルの精度が必要な加工を直径30cmのウエハ上で、一定の寸法以内に入れろというのは、どうやって管理すればいいのかがわからなくなるレベルで難しいです。

細かいことですが、少しでもSiGeの抜け残りがあってもダメですし、ゲート絶縁膜が付いていない部分があれば、回路はショートしてしまいます。

1点モノで作れるということと、製品として量産できることには大きな違いがあります。

ラピダスは、IBMから2nmプロセスのプロセスを開示してもらって、開示してもらったプロセスに準じた形で2nmプロセスの量産体制を敷く方向性のようです。

それでうまくいけば話は早いですが、うまくいかないことは目に見えています。

なぜなら、IBMのプロセスは量産適用されていないからです。つまり、とりあえず開発ラインで作れるプロセスは作ったよというのが、IBMの2nmプロセスであり、量産時の問題に関しては量産側で対応というのが実際のところでしょう。

少なくとも、IBMの2nmプロセスが手に入ったらすぐに量産出来て良品がバンバン作れるというのは、絶対に無いわけです。

2nmプロセスに着手している、TSMC・Samsung・(Intel)は開発段階は終えて、量産のための対策に移っているでしょうから、今から工場を立ち上げて2nmプロセスの量産に着手するラピダスが実際に2nmプロセスのチップを量産できる頃には、2nmプロセスより先のプロセスに着手しているでしょう。

ラピダスのプロジェクトは、経産省肝いりで国の補助金も投入されるんでしょうが、楽観的な見方をしていると、いつまでたっても量産体制が作れないことになりかねないと個人的には感じています。

まとめ

今回の記事では、ラピダスが量産しようとしている2nmプロセスが難しいと言われる理由について簡単に解説しました。

少し専門的な内容も入っていますが、ざっくり形をつかんでいただけるように気を付けたつもりです。

わからない部分があったり、もう少し専門的に書いてほしいというご希望・ご意見がありましたら、コメント欄かお問い合わせフォームからご連絡いただけると幸いです。必ずお返事するようにいたします。

このブログでは、半導体に関する記事を他にも書いています。半導体メモリ業界が中心ですが、興味がある記事があれば読んでみてください。

あわせて読みたい

2nmプロセスの技術的な難しさを詳しく紹介～半導体に詳しい人向け～ みなさんこんにちは、このブログを書いている東急三崎口です。 この記事では、ロジック半導体の2nmプロセスの技術的な難しさを詳しく紹介していきます。2nmプロセスにつ...

あわせて読みたい

半導体業界への転職におすすめの転職サイト3選 みなさんこんにちは、このブログを書いている東急三崎口です。 この記事では、半導体業界に興味がある方向けに、半導体業界への転職に強い転職サイト3選を紹介します。 ...

あわせて読みたい

2000年には日本にDRAMメーカーは4社もあった～生き残った会社は無い現実～ みなさんこんにちは、このブログを書いている東急三崎口です。 今回は、かつて日本にDRAMメーカーが4社あった頃の話について書いていきます。日本で最後のDRAMメーカー...

あわせて読みたい

キオクシアの2023年4-6月期の決算を解説～厳しい状況はまだ続く～ みなさんこんにちは。このブログを書いている東急三崎口です。 この記事では、日本の半導体メモリメーカーであるキオクシアの2023年4-6月期の決算について解説します。 ...

この記事はここまでです。最後まで読んでくださってありがとうございました。